[8051][Funny] Co można zrobić z mikrokontrolera 80C51

[gaweł]

c51_ilu0.jpg

Na wstępie chcę poinformować, że pomysłodawcą poniższego dość humorystycznego i niezwykłego wykorzystania mikrokontrolera jest moja znakomita koleżanka Tasza. Swego czasu w “naszych rozmowach via e-mail” napisała mi, że ma ciekawe zastosowanie mikroprocesora. Co prawda tamte rozważania dotyczyły innego mikroprocesora i w sumie pomysł okazał się nierealizowalny (dokładniej rzecz ujmując jego realizacja wymagała użycia dodatkowo zbyt wielu układów). Zdumiało mnie jej tak niekonwencjonalne podejście do zastosowań starych mikroprocesorów. Jej pomysł bardzo zainspirował mnie do eksperymentów.
Otóż, rozpatrzmy klasyczną aplikację mikrokontrolera 80C51 (rysunek 1).

c51_ilu1.png

Powyższy układ działa na tej zasadzie, że po wystawieniu na porcie P0 i P2 (wraz z strobem ALE – wpisem do rejestru 74xx573) wartości części adresu instrukcji, EPROM ma za zadanie na swojej szynie danych wystawić bajt pobieranego rozkazu do wykonania. Niech w ten sposób mikrokontroler będzie miał do wykonania instrukcję NOP – nic nie rób. W wyniku wykonania tej instrukcji zostanie zwiększony o jeden (ponieważ ta instrukcja jest jednobajtowa) adres wskazujący na następną instrukcję do wykonania. Efektem tego będzie wystawienie w następnym cyklu na porcie P0 i P2 adresu zwiększonego o jeden. Jeżeli stale dostarczać mikrokontrolerowi do wykonania instrukcję NOP, to po wykonaniu kolejnej instrukcji NOP, mikrokontroler zwiększy adres o jeden. Ponieważ instrukcja NOP mająca kod składający się z samych wyzerowanych bitów, nie bardzo nadaje się do “stałego podstawienia” (jej realizacja wymagałaby użycia dodatkowego układu), rozpatrzmy instrukcję o kodzie składającym się z samych ustawionych bitów. Analizując listę instrukcji zauważyć można, że jest to dwubajtowa instrukcja:
MOV R7,#<stała>
Jeżeli ma szynie danych mikrokontrolera zostanie wymuszony stan samych jedynek, to mikrokontroler będzie cyklicznie wykonywał instrukcję MOV R7,#255. W sumie to istotne jest by nie była to żadna instrukcja skoku, by licznik rozkazów w sposób naturalny był zwiększany o jeden. Rozpatrzmy użycie mikrokontrolera w następującym układzie (rysunek 2):

c51_ilu2.png

Mikrokontroler w tym układzie będzie ciągle wykonywał instrukcję MOV R7,#255 i po każdym wykonaniu będzie zwiększał stan szyny adresowej, która będzie udostępniona na wyjściach portu P0 (po wpisie do rejestru zatrzasku) i P2. Stan wyjść Q0 do Q15 (rysunek 2) będzie zachowywać się jak licznik zliczający wykonane cykle maszynowe. Wykonanie cykli maszynowych jest determinowane poprzez impulsy taktujące doprowadzone z generatora (U1 na rysunku 2) do wyprowadzenia X2 w mikrokontrolerze. Przyłączając do szyny adresowej zestaw diód LED można zobrazować stan szyny adresowej (rysunek 3). Użyto tu układów typu ULN2803, które spełniają podwójną rolę. Z jednej strony oddzielają wyjścia portów od prądów obciążenia płynącego przez diody oraz zmieniają niejako polaryzację sygnału logicznego (dioda świeci gdy na wyjściu portu jest stan wysoki, czyli poprawnie obrazują stan szyny danych).

c51_ilu3.png

Do eksperymentów został użyty generator o częstotliwości 1,8 MHz (o najmniejszej częstotliwości jaki znalazłem w szufladzie). Pomimo tego prędkość zliczania była zbyt duża by zaobserwować “gołym okiem” poprawność działania. W tor generatora został wstawiony dzielnik częstotliwości (rysunek 4) dający podział przez 16.

c51_ilu4.png

Biorąc pod uwagę, że sam mikrokontroler dzieli częstotliwość taktującą (wynika to z tego, że wykonanie każdej instrukcji zajmuje dla mikrokontrolera określoną stałą liczbę taktów, jest to cecha mikrokontrolera), daje się zauważyć nawet nieuzbrojonym okiem, że tak użyty mikrokontroler jest 16-bitowym licznikiem wejściowych impulsów (dokładnie sam mikrokontroler dzieli częstotliwość impulsów wejściowych przez 12 – jest to cecha konstrukcyjna samego mikrokontrolera). Warto tu jeszcze zauważyć, że niektórzy producenci przedmiotowego mikrokontrolera zwiększyli moc jego przetwarzania tworząc układy realizujące wykonanie instrukcji w jednym takcie zegarowym, co oznacza, że opisany dzielnik częstotliwości impulsów nie będzie zawierał w sobie wstępnego preskalera (lub ewentualnie preskaler o innym stopniu podziału). Cały układ badawczy przedstawiony jest na fotografii.

c51_ilu5.jpg

Reasumując, jeżeli zajdzie kiedykolwiek potrzeba użycia 16-bitowego licznika binarnego ze wstępnym preskalerem dzielącym impulsy taktujące przez 12 i w szufladzie wala się procesor 80C51 bez przydziału, to ... będzie miał już swoje zastosowanie, co prawda nietypowe, ale... Można to jeszcze rozpatrywać w kategorii żartu. Jeżeli mamy zlecenie na zbudowanie egzemplarza jakiegoś urządzenia, z użyciem 16-bitowego licznika (może być ewentualnie wykorzystane mniej bitów) można zaimplementować dzielnik bazujący na procesorze 80C51. To dopiero będzie rozkmina przez użytkownika, WTF?

[tasza]

ale super, tak ja pamiętam te mejle, wtedy pisałam o Z80, potem okazało się że cykle odświeżania pamięci dynamicznej przeszkadzają w takiej zabawie, znacznie lepszy byłby i8080 czy i8085, miło się wspomina takie rozmowy

tak ogólnie, to sporo układów LSI czy VLSI można wykorzystać nie do końca zgodnie z przeznaczeniem ale mimo to sensownie, ot, choćby różnej maści dekodery x na y robione z pamięci EPROM, chyba nawet miałeś taki projekcik - monitor szyny 8 bit? no było takie coś

[gaweł]

ale super, tak ja pamiętam te mejle, wtedy pisałam o Z80, potem okazało się że cykle odświeżania pamięci dynamicznej przeszkadzają w takiej zabawie, znacznie lepszy byłby i8080 czy i8085, miło się wspomina takie rozmowy

tak ogólnie, to sporo układów LSI czy VLSI można wykorzystać nie do końca zgodnie z przeznaczeniem ale mimo to sensownie, ot, choćby różnej maści dekodery x na y robione z pamięci EPROM, chyba nawet miałeś taki projekcik - monitor szyny 8 bit? no było takie coś

Było coś takiego i będzie. Jest aktualnie w fazie "remake"

[gaweł]

tak ogólnie, to sporo układów LSI czy VLSI można wykorzystać nie do końca zgodnie z przeznaczeniem ale mimo to sensownie

To tak na świeżo, mam taki przykład:

8224_ilu0.jpg

Przy okazji wielkanocnego sprzątania (warto co jakiś czas zrobić porządek w pracowni, bo inaczej po pewnym czasie nie będzie widać nas spod sterty różnego śmiecia) natrafiłem na baaaaaardzo historyczne układy scalone, mianowicie μPB8224 (NEC, czyli japończyk)

8224_ilu1.jpg

i układ UCY74S424 (nasz rodzimy z CEMI).

8224_ilu2.jpg

Zamiast wyrzucić to odłożyłem we wiadome miejsce a teraz jest jak znalazł, się przydało.
Układy te właściwie powinny pełnić identyczną rolę, aczkolwiek w wyniku badań i eksperymentów stwierdzone zostały niewielkie różnice na korzyść CEMI [oczywiście ]. Chociaż trzeba przyznać, że układy CEMI również miały sporą wadę... wycierały się na nich napisy (więc po zakupie najlepiej było na odwrocie wydrapać jego symbol, bo po jakimś czasie stawał się układem noname).
Wspomniany układ jest generatorem sygnału taktującego dla mikroprocesora INTEL8080. Ponieważ w Polsce były produkowane te procesory, to i w komplecie były również układy w nim stowarzyszone. Takim właśnie jest układ UCY74S424. Sam procesor, w co w dzisiejszych czasach trudno uwierzyć, wymagał dwóch sygnałów zegarowych, które miały ściśle określone wypełnienie i ściśle określone przesunięcie fazowe. Jeżeli było (z zegarem) coś nie tak, to występowały efekty wręcz niedefiniowalne. By ulżyć konstruktorom, specjalnie do procesora został zaprojektowany układ będący generatorem odpowiednich sygnałów taktujących pracą procesora. Tu warto jeszcze wspomnieć, że sygnały zegarowe dla tego procesora nie były w standardzie układów logicznych/cyfrowych, bo miały wręcz kosmiczne poziomy logiczne (0 → 12V, stąd właśnie wspomniany układ wymagał zasilania napięciem o wartości 12V).

8224_ilu3.png

Budujemy następujący układ próbny (jak na ilustracji 3, 4).

8224_ilu4.jpg

Po podłączeniu napięcia zasilającego, układ działa jak powinien, to znaczy generuje na wyjściu OSC (pin 12) przebieg o częstotliwości 12MHz. Widać, w przeciwieństwie do produktów spożywczych, układy scalone nie ulegają przeterminowaniu . Według nadruku na układzie pochodzi on z roku 1984 (wersja z NEC, bo CEMI po pierwsze nie umieszczała daty produkcji, a po drugie, to napis się wytarł), więc ma więcej niż 30 lat (jaka konserwa jest w stanie bez uszczerbku przeleżeć tyle czasu?).

8224_ilu5.png

Eksperymentując okazało się, że nasz rodzimy CEMI spisuje się znacząco lepiej niż japoński (a kiedyś było przekonanie, że jak japoński, to musi być dobry … chyba nie zawsze). Otóż układ NEC jeżeli nie miał przyłączonego napięcia zasilającego +12V, to nie chciał działać w pełni. Nie działały w nim wyjścia FI1 i FI2 (co można mu wybaczyć, bo te wymagają zasilania na pinie 9, ale z drugiej strony, przy zasileniu tego pinu napięciem o wartości +5V również nie chciał działać), ale również nie wykazywał żadnej reakcji na sygnał reset (pin 2) oraz nic nie było na wyjściu FI2 TTL (pin 6). To już trochę trudno uzasadnić. Jak układ miał podane +12V na odpowiednie wyprowadzenie, to realizował to co powinien (przy okazji trochę się grzał, chyba od tych +12V). W przypadku układu CEMI, to zamiast +12V można było podać +5V i wszystko w nim działało.
Skoro ten etap zakończył się sukcesem, to może pora zastosować gdzieś ten układ. Naturalny wybór pada na mikrokontroler. Wylosowałem z szuflady układ AT89C2051, gdyż:

• można mu zaaplikować sygnał z zewnętrznego generatora,
• pasuje logika sygnału reset (układ 8224 generuje sygnał zerowania ze stanem aktywnym logicznej jedynki → tak jak wymaga 2051).

Buduję układ, którego schemat pokazuje ilustracja 6.

8224_ilu6.png

Na potrzeby testu funkcjonalności powstaje prosty program do „mrugania” LED'em. By nie było niespodzianek z programem, to wcześniej jest on sprawdzony w klasycznej aplikacji (z dołączonym rezonatorem kwarcowym tak jak on tego wymaga). Działa. No to przełączam źródło sygnału zegarowego dla 2051 na wyjście OSC z układu UCY74S424. Odpalam → działa (wszystko, generator taktu zegarowego oraz „produkcja” sygnału reset).

8224_ilu7.jpg

8224_ilu8.jpg

Tak puszczając wodze fantazji, to w przypadku, gdyby zaistniała potrzeba zbudowania pojedynczego egzemplarza czegoś tam z zastosowaniem procka z rodziny C51, to można dla żartu wstawić właśnie UCY74S424. To dopiero byłaby rozkmina: co to jest i dlaczego tu jest? WTF?

[tasza]

to może ja tylko dopisze, że koncepcyjnie to ta kostka powstała w Intel, symbol 8224 i jest całkiem cwana, ponieważ pozwala też pracować z kwarcami na częstotliwościach nie tylko podstawowych ale też na trzeciej harmonicznej, trzeba tylko wymęczyć wartości w obwodzie końcówki zwanej tank aby zaskakiwał, a to umożliwia już generowanie zupełnie `dzikich` wartości clk.

w sumie jako odpowiednik 74LS00 i stada R,C to całkiem niezły gadżet w jakimś retro-systemiku

o, tu przykład z sieci, rzeczony układzik w doborowym towarzystwie (zagadka z cyklu: gdzie jest bażant?)
http://www.s100computers.com/N8VEM_Arch ... LY_ZRT.jpg

[gaweł]

Znalazłem.

8224.PNG

Układ zastosowany jako generator sygnału taktującego do Z80. Sam używałem 8224 dokładnie z identycznym przeznaczeniem, stąd uchowało mi się kilka tych scalaków, pomimo, że samego I8080 nie przyszło mi się nigdy użyć.

[tasza]

łooo, wygrałeś setkę i galaretkę

to zagadka numer dwa - po co jest w otoczeniu Z80 i 8224 rezystor R6? wystarczy zerknąć w dwa datasheet . . . naraz

--- edit ---

@gaweł
po namyśle odklejam plaster

noooo, Panowie Mili . . . o tym R6 ktoś-coś?

[SuperGość]

aby zapewnic poziom TTL (?)

[gaweł]

Bo wlot sygnału zegarowego w Z80 nie był w standardzie TTL i trzeba było go trochę wspomóc. Nawet były stosowane układy do poprawiania zboczy.

8224-1.PNG

[gaweł]

A tak działa wspomniana para D8224 i procek AT89C2051.

Plik rozpakować do pliku AVI :

D8224.zip

[gaweł]

łooo, wygrałeś setkę i galaretkę

Kiedy mogę odebrać nagrodę?

[tasza]

aby zapewnic poziom TTL (?)

nooooo, blisko bardzo!
zatem dostajesz za dobre chęci galaretkę pocieszenia, a setka zostaje dla mnie

jest niestety tak, jak pisze gaweł - sygnał CLK procesora Z80 nie jest w standardzie TTL ale ...
jak to określa firmowa cegła ZILOG-a (którą ja dostała od Andrzeja kiedyś )

IMG_6560.JPG

brzmi tak jakoś niewinnie - "MOS-level" - no i co ? a wiąże się z tym szereg typowo sprzętowych zagadnień:
- wymagany dla sygnału poziom stanów L i H
- wymagana stromość zboczy przy transientach L->H i nazat

zerkamy do dokumentacji procesora Z80, może być klon: http://datasheets.chipdb.org/Mostek/3880.pdf
ale nie podniecamy się tym, jakie on ma fajne rozkazy transmisji blokowej i inne logiczne bajery
tylko skupiamy się stronie (w tym przypadku) 79: DC characteristics, a tam pisze:

z80-clk-dc-params.png

no i o to chodzi właśnie - sygnał zegarowy musi spełniać wymagania narzucone przez dokumentację
inaczej istnieje ryzyko anomalnego zachowania systemu z niemożnością startu włącznie, proste.

to co gaweł zacytował powyżej obrazkowo - to jeden ze sposobów zapewnienia 'dobrego H',
takiego na poziomie >4V, co jest w TTL raczej rzadkie, wykorzystano tranzystor - podpórkę;
ta sama sztuczka została użyta w systemie CA80:

z80-clk-ca80.png

a ja na własnej skórze przekonałam się o krytyczności parametrów dynamicznych CLK; wstawiłam za tranzystor pociągający pierwszy z brzegu małosygnałowy pnp i...system działał jak chciał; tam po prostu musi być szybki, przełączający tranzystorek BSX etc; ot - kolejna zasadzka.

w podsumowaniu - czasem jeden drobiazg decyduje o być, albo nie być systemu,
zakładam że po wylutowaniu tego R6 ze schemaciku co podałam - mamy trupka,
a analizując parametry napięciowe kostki 8224 - to prawie na pewno

Kiedy mogę odebrać nagrodę

o dowolnej porze w najbliższej Biedronce, proszę się na mnie powołać

---edit---

ps.

A tak działa wspomniana para D8224 i procek AT89C2051.

czerwony ledzik wymiata, miałam takich kiedyś całą torebkę, różne kolory front 5 x 0.9 mm bodajże, fajne były

[gaweł]

o dowolnej porze w najbliższej Biedronce, proszę się na mnie powołać

Byłem, mieli tylko galaretkę.

czerwony ledzik wymiata, miałam takich kiedyś całą torebkę, różne kolory front 5 x 0.9 mm bodajże, fajne były

Nie zwracałem uwagi na ledzika, taki się wylosował

[gaweł]

w systemie CA80

Obejrzałem schemat. Kawałek historii.

z80-clk-ca80.png

W CA80 było więcej intelkowych kości, przykładowo (oznaczenie CEMI 74S405 intel 8205 a w rzeczywistości to 74S138).
Wtedy używanych było więcej intelkowych kości, nawet w konstrukcjach z Z80.

82405.jpg

82416.jpg

82426.jpg

82412.jpg

8255.jpg

8253.jpg

8254.jpg

8251.jpg

8250.jpg

[tasza]

CA80 w pierwszych wykonaniach to w ogóle była menażeria niekiepska, pojawiały się polskie porty MCY7855, rosyjskie klony Z80-CTC i 8255 (mam gdzieś takie rarytasy), wymyślono nawet funkcjonalny ekwiwalent 8255 zrobiony na drutach, gdyby nagle imperialiści odcięli dostęp do 8255 - schemat w załączniku, o namiastce pamięci 6116 zrobionej z 2x2114 to pisałam w innym wątku, to musiałby być ciekawe czasy

8255-na-piechote.png

a co do 8253 i 8254 - ich się chyba nie nazywało CTC, ten skrót to był dla Zilog Z80-CTC, mam gdzieś nawet oryginalne takie układziki

ciekawe jest zagadnienie, czym 8253 różni się od 8254, jak kto ciekaw, to tu jest dobry opis:
https://technicalpublications.org/media ... 3_54-1.pdf

------

a co do Z80-CTC, to jest pewna anegdota - koleżkowie z Zilog tak się rozochocili, aby wpiąć ten układ w łańcuchowy system przerwań, że dla sygnału przepełnienia licznika czwartego kanału ..... zabrakło pinu wszystko poszło na jakieś /M1, IEO, IEI i inne wymagane przez daisy chain no i ostatni kanał układu został deczko niedorobiony

o CTC można tu poczytać http://www.z80.info/zip/um0081.pdf